Transmisión de datos del sor de la cámara--DVP, SPI y MIPI

Transmisión de datos del sor de la cámara--DVP, SPI y MIPI

(1) transmisión de datos paralela DVP

Elemento de control: PWDN (control de poder), RST (reset), MCLK es el reloj principal proporcionado por BB,
Autobús de I2C (I2C_CLK, I2C_SDA, registro del sensor del control)
Pieza de la fuente de alimentación (fuente de alimentación bidireccional): AVDD (2.7~3.0V), IOVDD (1.7~3.0V)
Pieza de la salida de DVP: Vsync (señal de sincronización del marco), Hsync (línea señal de sincronización), PCLK (reloj) del pixel, línea de datos de los datos (de 8 bits o 10 mordió) – los datos originales del RGB transmitidos

Cronograma de Vsync (señal de sincronización del marco) y de Hsync (señal de sincronización horizontal)
En la figura: identificación del jefe del marco, identificación del extremo de marco (generada por los bordes de levantamiento y que caen del vsync respectivamente)
Línea identificación principal, línea identificación del extremo (generada por los bordes de levantamiento y que caen del hsync respectivamente)

PCLK: es la señal de reloj de la sincronización del pixel, cada PCLK corresponde a un pixel;
VSYNC: es la señal de sincronización vertical. Tomando el nivel activo como un ejemplo, VSYNC se fija alto hasta que se tire bajo, y toda la salida de datos de imagen por esta sección forma un marco;
HSYNC: es la línea señal de sincronización. Diga el receptor: todas las salidas de la señal recibidas por el receptor durante el período válido de “HSYNC” pertenecen a la misma línea;
El puerto paralelo transmite señales del nivel del Cmos. El sensor que apoya solamente el puerto paralelo DVP pertenece a los productos inferiores y viejos. Los nuevos sensores apoyan generalmente una transmisión más rápida de SPI o de MIPI.

(2) SPL paralelo de la transmisión de datos

En modo de paquete con el jefe del marco tiene 1bit, 2bit, 4bit que recibe formato:
1bit
Data0 7 6 5 4 3 2 1 0
2bit
Data0 7 5 3 1
Data1 6 4 2 0
4bit
Data0 7 3
Data1 6 2
Data2 5 1
Data3 4 0
La composición de un bastidor del paquete de datos:

(3) transmisión de datos seriales MIPI

MIPI es un estándar abierto para los procesadores de aplicación móvil iniciados por el MIPI Alliance, y el protocolo MIPI-CSI-2 es un sub-protocolo del protocolo de MIPI Alliance, que se diseña especialmente para el interfaz del microprocesador de la cámara. Debido a su velocidad y bajo consumo de energía, amplia gama de usos, TI, Samsung, Qualcomm y otras plataformas se equipan del interfaz de MIPI

Cronograma de transmisión de datos:

La composición de un bastidor del paquete de datos: